# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-156632

(43)Date of publication of application: 29.05.1992

(51)Int.CI.

G06F 12/06

(21)Application number: 02-282204

(71)Applicant: FUJITSU LTD

(22)Date of filing:

20.10.1990


(72)Inventor: IMAGAWA TAMAKI

**NAKATANI SHOJI** 

## (54) MEMORY ACCESS CONTROL SYSTEM

## (57)Abstract:

PURPOSE: To improve memory access throughput by dividing block access into plural pieces, checking the busy of a bank and the conflict of a bus and originating information to a memory when access in the unit of half block access is available. CONSTITUTION: Block access transmitted to an accessing port 2 is divided into a high-order division and a low-order division in an access division part 4. The block access is sent to a bus conflict checking part 5 and a bank busy checking part 6 with a single access and a block access and the conflict of the address bus and the busy of the bank are checked. Information whether access is single or block and information on a load instruction or a storage instruction are supplied to a priority decision part 7 with information on the outputs of the bus conflict check part, the bank busy checking part 6 and the accessing ports 2 and 3. The priority of respective accesses is decided and memory access throughput can be improved.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP) ⑪ 特許出願公開

# ◎ 公開特許公報(A) 平4-156632

Dint. Cl. 3

識別記号

庁内整理番号

❷公開 平成4年(1992)5月29日

G 06 F 12/06

5 5 0

8841-5B

審査請求 未請求 請求項の数 2 (全8頁)

メモリアクセス制御方式 59発明の名称

**和特 顧 平2-282204** 

②出 顧 平2(1990)10月20日

720発 明 者 न्न

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

**加発明者** 中谷 彰二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

切出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 長谷川 文廣 外2名

### 1. 発明の名称

メモリアクセス制御方式

### 2. 特許請求の範囲

(1)シングルアクセスおよびブロックアクセスを受 け付け、当該アクセス間のアドレスパスコンフリ タトおよび前記アクセスそれぞれのメモリバンク のピグーを調べ、これらの結果データおよび前記 アクセス間の優先順位に基づき、前記アクセスモ れぞれについての、アドレスパスを介してメモリ に発信することのプライオリティを決定するメモ リアクセス制御方式において、

前記プロックアクセスを複数の分割プロックア タセスに分けるアク以が創意を受け、

前記アドレスパスコンフリクトおよびピジーを 異べて前記プライオリティを決定する対象として 当該分割プロックアクセスも合め、

この分割ブロックアクセスが前記プライオリテ 4をえたときは、当該分割プロックアクセスの単 位で前記発信を行うようにしたことを特徴とする メモリアクセス制御方式。

(2)アク松網部に、アクセス借号中のアクセスペリ ッド信号とオペコードとを受け取ってこのオペコ ードがブロックアタセスのものである場合には分 割プロックアクセスのオペコードに変更し、また 前記オペコードがブロックアクセスのものでない 場合にはアクセスパリッド信号をオフにするまべ コードデコーダと、アクセス信号中のアソレスに 変更を加えて分割プロックアクセスのアドレスを 作成するアドレスデコーダとを備えた請求項1記 載のメモリアクセス制御方式。

## 3. 発明の評価な説明

## [集星]

メモリアクセス制御方式に買し、

ブロックアクセスの要求元のメモリアクセスの スループットを高めることを目的とし、

シングルアタセスおよびブロックアクセスを受 け付け、当該アタセス間のアドレスパスコンフロ

タトおよび前記アタセスそれぞれのメモリバンクのピッーを開べ、これらの結果データおよび前記アクセス間の優先度位に基づき、前記アクセスモリレスストでは、アクセスについてのアイオリティを決定するクリンクとは、前記アドレスパスコンフリクセス分割都を設け、前記アドレスパスコンフリクセス分割都を設け、前記アドレブライオリティを含まる分割プロックアクセスが前記プライオリティを含まるか、この分割プロックアクセスが前記プライオリティを含またときな、造成分割のを有する。

## 〔産業上の利用分野〕

本発明は、メモリアクセス制御方式に関し、特にCPUなどからのシングルアクセスに加えてベクトル演算ユニットなどからのブロックアクセスを受け付けるメモリアクセス制御装置において、アクセス各々の差離、各アクセス発信先のメモリ

ィを決定し、このプライオリティにしたがってバス選択第78でアドレスバスを選択することにより、 発信先のパンクメモリを確保している。また、メモリは、複数のアレイカードなどのメモリユニットまり~までからなり、このメモリユニットまり~までのそれぞれはn個のメモリバンクから構成されている。そして、各メモリユニットとメモリアクセス解奪装置74とはロード用アドレスパス81、ストア用アドレスバス82を介して接続され、また各メモリユニットにはロード用データバス、ストア用データバスが接続されている。

なお、シングルアクセスは1本のアドレスバス を使用する、例えば8バイトのアクセスであり、 またブロックアクセスは複数本のアドレスバスを 使用する、例えば8本のアドレスバスを使用する 84バイトのアクセスである。

第7回は、前記プライオリティを決定する手順 を示す説明図である。

すなわち、あるアクセスに対して、

① アクセス発信先のメモリパンタに関するビジ

パンタのビジー、各下タセス間のアドレスパスコンフリタトなどを調べ、これらの結果に基づいて 実行可能なアタセスを選択してメモリに発信する メモリアタセス解釋方式に関する。

#### 〔健康の技術〕

従来、シングルアタセスとブロックアタセスと を受け付けるメモリアクセス制御装置でのアタセス 思択は、第8番、第7面に示すような方式で行 なわれている。

第8 図において、メモリアクセス制御装置74は I / O 装置71. C P U 72. ベクトル接算ユニット 73などからのシングルアクセスおよびブロックアクセスを受け付ける。そして、種類制定部75. パンクピジーチェック部76. バスコンフリクトチェック部17のそれぞれでアクセス各々の種類、各アクセスの発信先のメモリバンクのピジー。各アクセスの発信先のメモリバンクのピジー。各アクセスの発信先のメモリバンクのピジー。各アクセスの発展データを用いて、例えば第7 図に示すような手順により、各アクセスのプライオリテ

ーフラグの状態に基づいて当該メモリバンクが「パンクピジー」であるかどうかを調べ、「YBS」の場合は「発信不可」と判断し、「ND」の場合はステップのに進む。

- ② 他のアクセスとの間でアドレスパスコンフリ クトが発生していないかどうかを判断し、 「YBS」の場合はステップ③に進み、「NO」の 場合はステップ④に進む。
- ② ロード命令。ストア命令に関して、アドレススコンフリタトの相手のアクセスが同梱のものであるかどうかを刺斬し、「YBS」の場合はステップ③に進み、「RO」の場合はステップ③に進む。
- ② シングルアクセス、ブロックアタセス間など について予め挟めてある優免環位が、高いかど うかを判断し、「YBS」の場合はステップ®に 適み、「HO」の場合はステップ®に達む。
- © アドレスパスコンフリクトの相手アタセスが 発信可能であるかどうかを判断し、「YBS」の 場合はステップ回に進み、「NO」の場合は「発

信不可」と判断する。

面 このアクセスのプライオリティを決定する。 といった手順により各アクセスのプライオリティ を決定する。

### [発明が解決しようとする課題]

以上のように、従来のプライオリティ決定におけるパンタピジー、パスコンフリクトのチェックの際には、ブロックアクセスのブロック幅全体、すなわちこのブロックアクセスの発信に必要なアドレスパスおよび発信先のメモリバンクのすべてを判断の対象としている。

そのため、何えば

・メモリバンタ 0 ~ 7 へのブロックアクセスに対 してメモリバンタ 0 のみが「パンクビジー」であ るとき、

・ストア命令に関するもの同士などの問題の、メ モリバンク 0 ~ 7 (メモリユニット 8 0 ~ 8 7) へのブロックアクセスと、プライオリティの高い シングルアクセスとが同時に要求されたとき、

ル演算ユニットなどでシングルアクセスやブロッ タアクセスをメモリに対して発信する。

とは、第1のアクセスポートであり、プロックア クセスとシングルアクセスを受け付ける。

るは、第2のアクセスポートであり、ブロッタア タセスとシングルアクセスを受け付ける。

4 は、アクセス分割部であり、第1のアクセスポートで受け付けたブロックアクセスを複数、例えば2 個の分割ブロックアクセスに分ける。

5 は、パスコンフリタトチェック器であり、シングルアクセスと、ブロックアクセス。各分割ブロックアクセスのそれぞれとのコンフリクト状態を 書べる。

8は、パンクビジーチェック部であり、各アクセス (ブロックアクセス、各分割ブロックアクセス。 シングルアクセス) の発信先のメモリパンクに関するビジーフラグの状態を耐べる。

「は、プライオリティ決定都であり、第1回に示 したのと同様な手履で各元クセス (ブロッタアク セス、各分割ブロックアクセス、シングルアクセ などは、ブロックアクセスをメモリユニットに発信できない状態となり、特にプライオリティの高いシングルアクセスが連続する場合には長期間にわたってブロックアクセスの発信ができず、このブロックアクセスの要求元のメモリアクセスのスループットが低下するといった問題点を有している。

そこで、本発明では、ブロックアクセスを複数の分割ブロッタアクセスに分けてこの分割ブロックアクセスに分けてこの分割ブロックアクセスを1つの単位としてシングルアクセスとの間でプライオリティを決定し、プライオリティを毎た分割ブロックアクセスについてはこの単位で発信することにより、ブロックアクセスの要求元のメモリアクセスのスループットを高めることを目的とする。

## 〔課職を解決するための手段〕

第1回は木発明の原理説明図である。

第1因において、

1は、アタセス銀であり、例えばCPU。 ベタト

ス)のプライオリティを決定する。なお、酸合するアクセス間での優先履位は予め決められており、例えばブロックアクセスと分割ブロックアクセスとの間では、ブロックアクセスの方が優先する。そして、このプライオリティ決定都からは、ブロックアクセス、を分割ブロックアクセス、クルアクセスをれぞれを発信することの可否(ただし、ブロックアクセスが「可」であるときは辞紀優先履位にしたがって各分割ブロックアクセスは「否」)についての信号が出力される。

8 は、メモリ選択部であり、プライオリティ決定 部 7 の出力が「可」となっているアタセスに対応 したアドレスパスを選択する。

9は、メモリであり、例えばそれぞれが複数のメ モリバンクから構成されるメモリユニット \$ 0 ~ \$ 7 からなり、各メモリユニットにはアドレスパ スが接触されている。

ここで、ブロッタアクセスはオペコードの難別 により第1のアクセスポート2に送られたブロッ クアクセスは、アクセス分割略4で、例えば2個 の上位分割ブロック アクセスと下位分割ブロック アクセスとに分けられる。そして、この上位分割 ブロックアクセスと下位分割ブロッタアクセスが シングルアクセス、ブロックアクセスとともにパ スコンフリクトチェック 都 5 およびパンクピジー チェック 都 6 に送られ、前者ではシングルアクセ スと各ブロックアクセスとの間の「アドレスパス コンフリクト」を、また後者ではシングルアクセ スおよび各ブロックアクセスそれぞれの発信先メ モリパンタの「パンクピジー」を耐べる。

また、プライオリティ決定部では、バスコンフリクトチェック部5、バンタビジーチェック部6及び第1、第2のアクセスボート2、3の出力、すなわち前記の「アドレスバスコンフリクト」、「バンタビジー」についての情報とともに、各アクセスボートで受け付けるアクセスについての、オペコードに基づく、シングルアクセスかかなどの情報が供給される。そして、これらの情報に基づいてタアクセスのプライオリティが決定される。

免職位が高い場合(このケースが一般的である) には、「メモリバンク 8 へのシングルアクセス」 と「メモリバンタ 4 ~ 7 への分割ブロックアクセ ス」とがプライオリティを得、前者はアドレスバ ス21を、また後者はアドレスバス 25~ 28を使用す ることにより、それぞれのアクセスがメモリに発 借される。

そして、以上のケースにおいて、メモリバンク 8 が「バンタビジー」のときは、「メモリバンタ 0 ~ 7 へのブロッタアタセス」がブライオリティ を得てアドレスバス 21~28を使用することにより、 このブロッタアクセスがメモリに発信される。

なお、以上の説明は、ロード命令用アドレスバスとストア命令用アドレスバスとを別々に設けた場合についてであるが、これらのアドレスバスを共産にして用いる場合にも本発明は適用できる。

### (実施例)

第2回~第4回を参照して本張明の実施例を設 男する。

#### (作用)

本発明においては、何えば「メモリバンク8へ ロシングルアクセス」と「メモリパンクロ~1へ のブロックアクセス」とを受け付けた場合、この ブロックアクセスは「メモリバンク日~3への分 割ブロックアクセス」と「メモリバンク4~1へ の分割ブロックアクセス」とに分けられ、パンク ビジーチェッタ部 8 によりこれら4 つのアクセス の発信先のメモリバンクのビジー状態を置べ、平 行してパスコンフリクトチェック部5により3つ のブロックアクセス各々とシングルアクセスとの アドレスパスコンフリクトを聞べている。そして、 メモリバンク 0 ~ 8 のすべてが「パンクビジー」 ではなく、かつ「メモリパンク8へのシングルア クセス」と「メモリパンタロ~7へのブロックア クセス」とが共にロード命令、またはストア命令 についての両者のものであるときには、プライオ リティ決定都?は、シングルアクセスとブロック アドレスとの間の優先順位にしたがって各アクセ スのプライオリナィを決める。例えば、前者の優

第2回において、31~34はベクトル演算ユニット用アクセスポート、35はスカラ演算ユニット用アクセスポート、36~37はアクセス分割回路、38~39はバスコンフリクトチェック回路、40はバンクビジーチェック関路、41はプライオリティ決定回路、42はロード命令用アクセス選択回路、44はロード命令/ストア命令れぞれ8本ずつのアドレスバスについてのバス用ポートである。

ここで、複数のベクトル演算器を持つベクトル 演算ユニット (図示せず) はそれぞれベクトル被 算ユニット用アクセスボート31~34のすべてにつ ながっており、これらのベクトル演算ユニットの らのアクセスが、ブロックアクセスのときはベクトル カル演算ユニット用アクセスボート31~32のどち らかに、またシングルアクセスのときはベクトル 演算ユニット用アクセスボート31~32のブロック アクセスはアクセス分割四時38~37に入り、モニ でオペコードとアドレスをデコードして上位ハー フブロッタアタセスおよび下位ハーフブロッタア タセスのための信号を作成する。

次に、パンタピジーチェック目降40により、ブ ロッタアクセス、上位ハーフブロックアクセス、 下位ハーフブロックアクセスおよびシングルアク セスの1つのアクセスの発信先のメモリパンクの ビジー状態を買べ、これと平行してバスコンフリ タトチェック回路38~39により、各プロックアク セスとシングルアタセスとのパスコンフリクトを 肩べ、これらの結果からプライオリティ決定回路 41にてもつのアクセス各々のプライオリティを決 走する。このとき、第1のパスコンフリクトチェ ック百森 38にはアクセスポート 31, 82 からのプロ ァクアクセスとアクセスポート38.24.35からのシ ングルアクセスとが供給されてブロックアクセス とシングルアクセスとのパスコンフリクトを、ま た第2のパスコンフリクトチェック豊時39にはア クセス分割回降36、37の出力である上位ハーフブ ロックアクセス。下位ハーフブロックアクセスと アクセスポート35からのシングルアクセスとが供

給されてスカラ波算ユニットからのシングルアク セスとハーフブロックアクセスの各々とのパスコ ンフリクトを調べている。

そして、シングルアタセスのプライオリティが得られたときはそのまま採用し、またアタセスポート31,32 からのブロックアタセスについては3つに分けたアクセスの中でプライオリティが高いものをアタセス選択回路42,43 により選択し、彼いてこれらの選択されたアタセスをバスポート44の中の対応するものを介してメモリバンクに発信する。

第3回はアクセス分割四路の実施例を示す説明 回であり、51はオペコードデコーダ、52はアドレスデコーダ、53はアクセス信号、54はパリッド信号、55はオペコード、56はパンクピジーチェック 用のフラグ、57はアドレスである。なお、オペコード55にはブロッタアクセスかシングルアクセス か、ロード命令についてのアクセスかストア命令 についてのアクセスかなどの情報が入っている。 ここで、オペコードデコーダ51はパリッド信号54

とオペコード55とを受け取り、このオペコードが ブロックアクセスの場合にはハーフブロックアク セスのモードのオペコードに変更し、またオペコ ードがブロックアクセスでない場合にはハーフブ ロックアクセスのバリッド信号54をGPP にする。 また、アドレスデコーダ52は、アドレス57に変更 を加えて各ハーフブロックアクセスのアドレス、 例えばそれぞれの関始アドレスを作成する。

なお、2分割以外の4分割、8分割などの分割ブロックアクセスを作成するときは予め分割できる値を決めておき、オペコードでこれを選択するようにしてもい。

第4回は、アクセス選択日路の実施例を示す説明である。ここで、プライオリティ決定回路41からはブロックアクセスのプライオリティ信号81およびハーフブロックアクセスのプライオリティ信号82、63が出力されている。そして、前者の反転信号と決者の信号との論理機をとることにより、ブロックアクセスをメモリに発信できる場合にはハーフブロックアクセスのプライオリティ信号82、

63をオフにしている。

第5回は、本発明によるアクセス時間の短縮化 を示す説明国であり、あるマシンサイタルで「発 信可」となった場合には次のマシンサイクルで発 信されることを前提にしている。すなわち、バス 0~~を使用するブロックアクセス 1 と、高ブラ イオリティの連続するシングルアクセスRとが入 ってくる場合、単にブロックアクセスのみでプラ イオリティを決定する従来の手法では時刻は。にな ってブロックアクセスのメモリへの発信が可能と なるのに対し、ブロックアクセス『を上位ハーフ ブロックアクセスIと下位ハーフブロックアクセ ス皿に分け、これらのハーフブロックアクセスを 含めてプライオリティを決定する本発明の手法で は時刻ti, taでそれぞれ上位ハーフブロックアク セス 🛮 . 下位ハーフブロックアクセス豆のメモリ への発信が可能となり、アクセス時間が8ェだけ 短縛されることを示している。

## 特別平4-156632(6)

## (最初の効果)

本発明は、シングルアタセスとブロッタアクセスとを受け付けるメモリ制御方式において、免ャーフプロッタアクセスを複数、例えば2個の上で位のクセスに関するパンクロックアクセス。下位ハーフプロックアクセス単位でのアクセスがあるにはこのアクセスをメモリに対信に対したができる。プロックアクセスをおけることができる。

## 4. 雷面の簡単な説明

第1回は本発明の原理戦界面、第2回は本発明の実施例を示す説明面、第3回は本発明のアクセス分割四路の実施例を示す説明面、第4回は本発明のアクセス選択回路の実施例を示す説明面、第5回は本発明によるアクセス時間の短縮化を示す

段明面、第6回は従来のアクセス制御方式を示す 説明面、第7回は各アクセスのプライオリティを 決定する手順を示す説明面である。

第1回において、

1・・・アクセス無

2・・・第1のアクセスポート

3・・・ 第2のアタセスポート

4・・・アクセス分割部

5・・・パスコンフリクトチェック部


8・・・パンクピジーチェッタ部


7・・・プライオリティ決定部


8・・・メモリ選択部

9 - • • \* = 9

等許出顧人 含土通常式会社 代理人 非理士 長谷川 文廣 (外 2 名)







# 特閒平4-156632 (8)

